分类
共 1 篇文章
整理同步有限状态机的分类与常见写法，说明状态转移、输出逻辑和时钟同步设计中的注意事项。
记录数字信号边沿检测的基本方法，说明上升沿、下降沿与双边沿检测在时序逻辑中的实现思路。
介绍 DDS 的相位累加与查表生成原理，整理频率控制字、量化误差、MATLAB 仿真以及 Xilinx DDS Compiler IP 配置。
说明锁相环通过鉴相器、环路滤波器和 VCO 跟踪输入相位的过程，并介绍其在时钟生成与数据重定时中的应用。
整理数字电路时序分析基础，说明建立时间、保持时间、时钟偏移和抖动对时序约束的影响。
全站检索
输入关键词开始搜索